Чтение RSS
Рефераты:
 
Рефераты бесплатно
 

 

 

 

 

 

     
 
Микропроцессор В1801ВМ1 архитектура и система команд

Московский Институт Электроники и Математики

(технический университет)

Кафедра ИТАС

РЕФЕРАТ по курсу : «ЭВМ и периферийные устройства» на тему: Микропроцессор В1801ВМ1 его структура и система команд.

Выполнил: студент группы АП-41

Волков А. А.

МОСКВА 1998

Структура микропроцессора В1801ВМ1

Однокристальный 16-разрядный микропроцессор К1801ВМ1 предназначен для выполнения следующих функций:

1. вычисление. адресов операндов и команд.

2. обмен информацией с другими устройствами; подключенными к системной магистрали;

3. обработка операндов;

4. обработка прерываний от клавиатуры и устройств пользователя, подключенных к разъему порта ввода-вывода.

Процессор является единственным активным устройством микроЭВМ, управляющим циклами обращения к системной магистрали и обрабатывающим прерывания от пассивных устройств, которые могут посылать или принимать информацию только под управлением процессора.

Микропроцессор К1801ВМ1 работает в БК с тактовой частотой 3 МГц и содержит следующие основные функциональные блоки :

5. 16-разрядный операционный блок, служащий для формирования адресов команд и операндов, выполнения логических и арифметических операций, хранения операндов и результатов;

6. блок микропрограммного управления, вырабатывающий последовательность микрокоманд, Соответствующую коду принятой машинной команды. Этот блок построен на базе программируемой логической матрицы (ПЛМ). содержащей 250 логических произведений;

7. блок прерываний, организующий приоритетную систему прерываний

(прием и предварительная обработка внешних и внутренних запросов на прерывание);

8. интерфейсный блок, обеспечивающий обмен информацией между микропроцессором ром и прочими устройствами, подключенными к системной магистрали. Этот же, блок осуществляет арбитраж при операциях прямого доступа к памяти, формирует

9. последовательность. управляющих сигналов:

10. блок системной магистрали, связывающий внутреннюю магистраль однокристального микропроцессора с внешней, управляющий усилителями приема и передачи информации на совмещенные выводы адресов и данных;

11. схема тактирования, обеспечивающая синхронизацию работы внутренних блоков микропроцессора.

Система команд, реализованная в ПЛМ блока микропрограммного управления микропроцессора К1801BM1, совпадает с системой команд наиболее распространенных отечественных мини- и микро-ЭВМ типа «Электроника 60» (ДВК-
2. 3, 4 и т.п.) и практически аналогична принятой для компьютеров серии
DEC. Предусмотрен также ряд специальных команд, предназначенных для работы с системным ПЗУ К1801РЕ1.

Сигналы AD0-AD15 представляют собой адреса и данные, передаваемые по совмещенной системной магистрали. Передача адресов и данных по одним и тем же линиям связи обеспечивается путем разделения этих операций во времени.

Группа сигналов SYNC, DIN, DOUT, WTBT, RPLY служит для управления передачей информации по системной магистрали:

12. SYNC- вырабатывается процессором как указание, что адрес находится на выводах системной магистрали, и сохраняет активный уровень до окончания текущего цикла обмена информацией;

13. RPLY- вырабатывается пассивным устройством в ответ на сигналы DIN и

DOUT. При отсутствии сигнала RPLAY (т. е. когда выбранное устройство- регистр или ячейка памяти - не отвечает) процессор отсчитывает 64 такта синхрогенератора и затем отрабатывает прерывание по зависанию (вектор 4);

14. DIN- предназначен для организации ввода данных (когда микропроцессор во время действия сигнала SYNC готов принять данные от пассивного устройства) и ввода адреса вектора прерывания (DIN вырабатывается совместно с сигналом IAK0 при пассивном уровне

SYNC);

15. DOUT- означает, что данные, выдаваемые микропроцессором, установлены на выводах системной магистрали;

16. WTBT- указывает на работу с отдельными байтами и вырабатывается при обращении по нечетному адресу (операнд - старший байт) или при отработке байтовых команд.

Сигнал VIRQ является запросом на прерывание от внешнего устройства, информирующим микропроцессор о готовности устройства передавать адрес вектора прерывания. Если прерывание разрешено, то в ответ на этот сигнал процессор вырабатывает сигналы DIN и IAK0.

Сигнал IRQ1 обеспечивает управление режимом «СТОП-ПУСК» процессора с внешнего переключателя. Низкий уровень сигнала (активный) соответствует режиму «СТОП».

Сигналы IRQ2 и IRQ3 вызывают прерывания по фиксированным векторам 1008 и 2708 соответственно (при переходе из высокого уровня в низкий) .

Сигнал предоставления прерывания IAK0 процессор вырабатывает в ответ на внешний сигнал VIRQ. Сигнал IAK0 передается по очереди, начиная с устройства с максимальным приоритетом, ретранслируясь от одного устройства к другому в порядке уменьшения приоритетов. Устройство с наибольшим приоритетом из числа выставивших запрос на прерывание (сигнал VIRQ) запрещает дальнейшее распространение сигнала IAK0, таким образом запрещая на время обработки данного прерывания запросы от устройств с тем же или более низким приоритетом. Однако устройства с более высоким приоритетом могут прервать обработку повторным («вложенным») прерыванием.

Сигнал DMR вырабатывается внешним активным устройством, требующим передачи ему системной магистрали (режим прямого доступа к памяти). В ответ па него процессор устанавливает сигнал DMGO, предоставляющий системную магистраль внешнему устройству с наивысшим приоритетом из числа запросивших прямой доступ (механизм реализации приоритетов - тот же, что и для прерываний). Это устройство прекращает дальнейшее распространение сигнала
DMGO и выставляет сигнал SACK, означающий, что устройство прямого доступа к памяти (ПДП) может производить обмен данными, независимо от процессора используя стандартные циклы обращения к системной магистрали.

Низкий уровень сигнала BSY означает, что микропроцессор начинает обмен по магистрали (т.е. что она занята для других устройств). Переход сигнала из низкого уровня в высокий указывает на окончание обмена.

Сигнал аварии источника питания DCLO вызывает установку микропроцессора в исходное состояние и появление сигнала INIT. Сигнал аварии сетевого питания ACLO вызывает переход микропроцессора на обработку прерывания по сбою питании (высокий уровень свидетельствует о нормальном сетевом напряжении).

Сигнал SEL1 инициализирует обращение к регистру управления системными внешними устройствами, а сигнал SEL2 - к регистру порта ввода-вывода.
Направление обмена данными между микропроцессором и регистрами определяется сигналами DIN или DOUT соответственно. Выставление сигнала RPLY от этих регистров не требуется. Длительности сигналов SEL1 и SEL2 совпадают с длительностью сигнала BSY.

Сигнал INIT является ответом микропроцессора на сигнал DCLO и используется, как правило, для установки периферийной части системы в исходное состояние.

Общие характеристики микропроцессора К1801ВМ1

|Представление чисел |В дополнительном коде с фиксированной|
| |запятой |
|Виды команд |Безадресные, одноадресные, |
| |двухадресные |
|Виды адресации |Регистровая, регистровая косвенная, |
| |автоинкрементная, автоинкрементная |
| |косвенная, автодекрементная, |
| |автодекрементная косвенная, |
| |индексная, индексная косвенная |
|Количество регистров общего значения |8 |
|Количество уровней прерывания |4 |
|Тип системной магистрали |Q-bus (МПИ, ОСТ 11.305.903-80) |
|Адресное пространство, Кб |64 |
|Тактовая частота, МГц |До 5 |
|Максимальное быстродействие при |До 500000 |
|выполнении регистровых операций, | |
|оп./с | |
|Потребляемая мощность, Вт |Не более 1 |
|Напряжение питания, В |+5 ( (5% ) |
|Уровни сигналов, В: «лог.0»(активный |Менее 0,5 |
|уровень) | |
|«лог.1» |Более 2,4 |
|Нагрузочная способность по току, мА |3,2 |
|Емкость нагрузки, пФ |До 100 |
|Технология изготовления |N-МОП |
|Конструкция |Плананарный металлокерамический |
| |корпус с 42 выводами |

Система команд микропроцессора К1801ВМ1

Данный процессор содержит 8 регистров общего назначения (РОН, обозначение в описании команд RN, где N=0..7)один внутренний регистр состояния процессора
PSW в котором задействовано 5 битов, каждый из которых имеет свои имена:

17. C-бит переполнения

18. T-бит трассировки

19. V-бит арифметического переполнения

20. Z-бит равенства 0

21. N-бит отрицательного числа
Два регистра из РОН (R6 и R7) отвечают за следующие функции:

22. R6 (SP)-Указатель стека

23. R7 (PC)-Счетчик команд.
При описании команд, используются следующие обозначения:

24. «SS» - поле адресации операнда-источника

25. «DD» - поле адресации операнда-приемника

26. «XXX»- смещение (-128,...,+128; 8 бит)

27. «N» - число, 3 бита

28. «NN» - число, 6 бит

29. «(N)» -содержимое ячейки или регистра N

30. «s» - операнд -источник

31. «d» - операнд -приемник

32. «r» - содержимое регистра

33. «

 
     
Бесплатные рефераты
 
Банк рефератов
 
Бесплатные рефераты скачать
| Интенсификация изучения иностранного языка с использованием компьютерных технологий | Лыжный спорт | САИД Ахмад | экономическая дипломатия | Влияние экономической войны на глобальную экономику | экономическая война | экономическая война и дипломатия | Экономический шпионаж | АК Моор рефераты | АК Моор реферат | ноосфера ба забони точики | чесменское сражение | Закон всемирного тяготения | рефераты темы | иохан себастиян бах маълумот | Тарых | шерхо дар борат биология | скачать еротик китоб | Семетей | Караш | Influence of English in mass culture дипломная | Количественные отношения в английском языках | 6466 | чистонхои химия | Гунны | Чистон | Кус | кмс купить диплом о language:RU | купить диплом ргсу цена language:RU | куплю копии дипломов для сро language:RU
 
Рефераты Онлайн
 
Скачать реферат
 
 
 
 
  Все права защищены. Бесплатные рефераты и сочинения. Коллекция бесплатных рефератов! Коллекция рефератов!